[논리회로][4비트 2진 곱셈기 설계] > 사이다

사이트 내 전체검색


사이다

[논리회로][4비트 2진 곱셈기 설계]

페이지 정보

econoi REPORT

본문




Download : [논리회로][4비트 2진 곱셈기 설계].hwp


[해당 레포트자료의 저작권은 각 레포트업로더에게 있습니다.]

Download : [논리회로][4비트 2진 곱셈기 설계].hwp( 73 )






순서

[논리회로][4비트 2진 곱셈기 설계]


설명


4비트 2진 곱셈기 설계


A3 A2 A1 A0
x B3 B2 B1 B0
-
A3B0 A2B0 A1B0 A0B0
A3B1 A2B1 A1B1 A0B1
A3B2 A2B2 A1B2 A0B2
A3B3 A2B3 A1B3 A0B3
-
S7 S6 S5 S4 S3 S2 S1 S0

곱셈 결과값은 총 8비트로 각 줄은 반가산기와 전가산기를 이용해서 구현하였다.

회로 구현에 사용한 전가산기 회로도
회로 구현에 사용한 반가산기 회로도

전체 회로 구현도

logicworks 5를 이용하여 회로를 구현하고 구현결과를 출력.
연산시 예상가능한 수치
One example can be

1111 (15 in decimal…(drop)
x 1111

1111 (15 in decimal)
1111 (30 in decimal)
1111 (60 in decimal)
1111 (120 in decimal)

11100001 (225 in decimal)

4비트 최대치 연산시 11100001이 나오는 것을 볼 수있다



[논리회로][4비트 2진 곱셈기 설계]



논리회로,비트,진,곱셈기,설계,공학기술,레포트

[논리회로][4비트 2진 곱셈기 설계]_hwp_01_.gif [논리회로][4비트 2진 곱셈기 설계]_hwp_02_.gif [논리회로][4비트 2진 곱셈기 설계]_hwp_03_.gif [논리회로][4비트 2진 곱셈기 설계]_hwp_04_.gif [논리회로][4비트 2진 곱셈기 설계]_hwp_05_.gif [논리회로][4비트 2진 곱셈기 설계]_hwp_06_.gif


[논리회로][4비트 2진 곱셈기 설계] , [논리회로][4비트 2진 곱셈기 설계]공학기술레포트 , 논리회로 비트 진 곱셈기 설계



레포트/공학기술;

사이다 목록

게시물 검색


해당 레포트자료의 저작권은 각 레포트업로더에게 있습니다.
econoi 은 통신판매중개자이며 통신판매의 당사자가 아닙니다.
따라서 상품·거래정보 및 거래에 대하여 책임을 지지 않습니다.

Copyright © econoi.co.kr All rights reserved.
상단으로
모바일 버전으로 보기